Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
| Beide Seiten der vorigen Revision Vorhergehende Überarbeitung Nächste Überarbeitung | Vorhergehende Überarbeitung | ||
|
lehrstuhl:mitarbeiter:foerster [2017/12/03 14:40] foerster [Offene Abschlussarbeiten] |
lehrstuhl:mitarbeiter:foerster [2018/12/18 13:51] foerster |
||
|---|---|---|---|
| Zeile 20: | Zeile 20: | ||
| \\ | \\ | ||
| * virtuelles, modellbasiertes Engineering, | * virtuelles, modellbasiertes Engineering, | ||
| - | * semantische Komponentenmodelle, | + | * modulare semantische Modelle für Komponenten, |
| * formale Spezifikation und Analyse (Logik, Stochastik, Automaten, Modellprüfung), | * formale Spezifikation und Analyse (Logik, Stochastik, Automaten, Modellprüfung), | ||
| * quantitative Bewertung von Spezifikationen, | * quantitative Bewertung von Spezifikationen, | ||
| Zeile 28: | Zeile 28: | ||
| \\ | \\ | ||
| #;; | #;; | ||
| - | Mein Forschungsprojekt zu formaler Spezifikation und Analyse wird [[http://gepris.dfg.de/gepris/projekt/335714914|von der Deutschen Forschungsgemeinschaft gefördert]]. | + | Das Forschungsprojekt zu formaler Spezifikation und Analyse wird [[http://gepris.dfg.de/gepris/projekt/335714914|von der Deutschen Forschungsgemeinschaft gefördert]]. |
| #;; | #;; | ||
| \\ | \\ | ||
| Zeile 36: | Zeile 36: | ||
| #;; | #;; | ||
| #;; | #;; | ||
| - | Das Projekt hat zum Ziel, Anforderungen bereits in der Entwurfsphase auf Korrektheit und Widerspruchsfreiheit zu untersuchen, ohne auf eine Implementierung angewiesen zu sein. | + | Es hat zum Ziel, Anforderungen bereits in der Entwurfsphase auf Korrektheit und Widerspruchsfreiheit zu untersuchen, ohne auf eine Implementierung angewiesen zu sein. |
| #;; | #;; | ||
| \\ | \\ | ||
| Zeile 46: | Zeile 46: | ||
| /*Conditionals werden als Blockdiagramme in einer dedizierten Temporallogik formuliert und für die Verifikation zu Automaten umgewandelt. Die Entwicklung dieser Logik ist Teil des Projekts.*/ | /*Conditionals werden als Blockdiagramme in einer dedizierten Temporallogik formuliert und für die Verifikation zu Automaten umgewandelt. Die Entwicklung dieser Logik ist Teil des Projekts.*/ | ||
| #;; | #;; | ||
| - | Bei der Modellprüfung suchen wir nach Inkonsistenzen zwischen Anforderungen auf Systemebene und ihrer Zerlegung in Komponentenanforderungen. | + | Zur Modellprüfung suchen wir nach Inkonsistenzen zwischen Anforderungen auf Systemebene und ihrer Zerlegung in Komponentenanforderungen. |
| #;; | #;; | ||
| \\ | \\ | ||
| Zeile 58: | Zeile 58: | ||
| \\ | \\ | ||
| - | ===== Offene Abschlussarbeiten ===== | + | ===== Hiwi-Jobs ===== |
| - | * Auf Anfrage; eigene Themenvorschläge sind möglich. | + | * [[:lehrstuhl:stellen:hiwis:dfg-toolentwicklungzuranforderungsmodellierungundanalyse|DFG-Projekt "Formale Anforderungsspezifikation und -analyse"]] |
| - | \\ | + | |
| - | ===== Betreute Abschlussarbeiten ===== | + | |
| + | ===== Offene Abschlussarbeiten ===== | ||
| - | * {{:lehre:abschlussarbeiten:poster_mf_iso-26262_a4.pdf|A conceptual framework and tool for ISO 26262 compliance}} | + | * Auf Anfrage; eigene Themenvorschläge sind ebenfalls möglich. |
| \\ | \\ | ||
| ===== Lehre ===== | ===== Lehre ===== | ||
| \\ | \\ | ||
| - | ^ Semester ^ Titel ^ Art ^ | + | ^ Semester ^ Titel ^ Art ^ |
| + | | S 2018 | [[lehre:sose18:safetyreliability]] | V/Ü | | ||
| + | | ::: | [[lehre:sose18:formal]] | S | | ||
| | W 2017/18 | [[lehre:wise1718:formal]] | S | | | W 2017/18 | [[lehre:wise1718:formal]] | S | | ||
| | S 2017 | [[lehre:sose17:safetyreliability]] | V/Ü | | | S 2017 | [[lehre:sose17:safetyreliability]] | V/Ü | | ||