Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen Revision Vorhergehende Überarbeitung
Nächste Überarbeitung
Vorhergehende Überarbeitung
Nächste Überarbeitung Beide Seiten der Revision
lehrstuhl:mitarbeiter:thoennessen [2017/11/21 15:24]
thoennessen
lehrstuhl:mitarbeiter:thoennessen [2018/03/02 11:21]
thoennessen [Kontakt]
Zeile 4: Zeile 4:
  
 ===== Kontakt ===== ===== Kontakt =====
 +{{ :​lehrstuhl:​mitarbeiter:​thoennessen2.jpg?​nolink&​140|}}
 {| {|
 |- |-
Zeile 17: Zeile 17:
 Adresse: Ahornstr. 55, 52074 Aachen, Germany\\ Adresse: Ahornstr. 55, 52074 Aachen, Germany\\
 Büro: Raum 2301 (Gebäude H, 3. OG)\\ Büro: Raum 2301 (Gebäude H, 3. OG)\\
 +\\
 +\\
 \\ \\
  
Zeile 33: Zeile 35:
   * {{ :​lehre:​abschlussarbeiten:​mt_neuberger_expose.pdf | Extending Postsimulation by a Virtual Timebase}}   * {{ :​lehre:​abschlussarbeiten:​mt_neuberger_expose.pdf | Extending Postsimulation by a Virtual Timebase}}
   * {{ :​lehre:​abschlussarbeiten:​mt_voertmann_expose.pdf | Entwicklung eines Prüfstandkonzeptes zur Verkürzung der Inbetriebnahmezeiten von dezentralen Personentransportanlagen}}   * {{ :​lehre:​abschlussarbeiten:​mt_voertmann_expose.pdf | Entwicklung eines Prüfstandkonzeptes zur Verkürzung der Inbetriebnahmezeiten von dezentralen Personentransportanlagen}}
-  * {{ :​lehre:​abschlussarbeiten:​mt_werner_expose.pdf | Development of a Prototype Vehicle Status Display and+  * {{ :​lehre:​abschlussarbeiten:​mt_werner_expose2.pdf | Development of a Prototype Vehicle Status Display and
 Interaction Device}} Interaction Device}}
-  * {{ :​lehre:​abschlussarbeiten:​mt_nicolini_expose.pdf | Utilizing Sequential Function Charts to Specify Hardware-in-the-Loop Tests}} 
 ==== Abgeschlossen ==== ==== Abgeschlossen ====
 +  * {{ :​lehre:​abschlussarbeiten:​mt_nicolini_expose.pdf | Utilizing Sequential Function Charts to Specify Hardware-in-the-Loop Tests}}
   * {{ :​lehre:​abschlussarbeiten:​bt_svetlakov_expose.pdf | Analysis and Postsimulation of Hardware-in-the-Loop Tests}}   * {{ :​lehre:​abschlussarbeiten:​bt_svetlakov_expose.pdf | Analysis and Postsimulation of Hardware-in-the-Loop Tests}}
   * {{ :​lehre:​abschlussarbeiten:​expose_reinker.pdf |Hardware-in-the-Loop Simulation Using an Extension of PLC Programming Languages}}   * {{ :​lehre:​abschlussarbeiten:​expose_reinker.pdf |Hardware-in-the-Loop Simulation Using an Extension of PLC Programming Languages}}